當(dāng)效率成為競(jìng)爭(zhēng)力

在工業(yè)檢測(cè)領(lǐng)域，毫秒級(jí)的處理延遲可能意味著良率波動(dòng)或產(chǎn)能損失。傳統(tǒng)CPU架構(gòu)受限于串行計(jì)算與數(shù)據(jù)傳輸瓶頸，而FPGA的并行計(jì)算能力正在打開(kāi)實(shí)時(shí)圖像處理的新維度。

FPGA加速：并行計(jì)算的本質(zhì)突破

FPGA通過(guò)多指令、多數(shù)據(jù)塊(MIMD)處理架構(gòu)，可同時(shí)執(zhí)行多個(gè)計(jì)算線程，進(jìn)行高數(shù)據(jù)帶寬處理，如同將單車(chē)道拓展為立體交通網(wǎng)，顯著提高圖像處理效率。

FPGA與CPU的差異在哪?

CPU需要等待數(shù)據(jù)傳輸完成后再進(jìn)行相應(yīng)的圖像處理，而FPGA支持在圖像傳輸過(guò)程中完成對(duì)圖像的實(shí)時(shí)處理，消除CPU“等待數(shù)據(jù)傳輸完成再處理”的冗余周期。

Basler為FPGA加速提供硬件與軟件協(xié)同支持

多款FPGA采集處理卡可選：基于FPGA的圖像預(yù)處理方案可以直接部署在卡端，因此直接支持工業(yè)相機(jī)接口(Camera Link, CXP-12)，從而避免了DMA傳輸造成的延遲。

VisualApplets圖像處理軟件：與FPGA采集卡深度協(xié)同，為FPGA開(kāi)發(fā)提供了平臺(tái)化優(yōu)勢(shì)，讓FPGA開(kāi)發(fā)從“寫(xiě)代碼”到“搭積木”：全圖形化界面的拖拽式VisualApplets開(kāi)發(fā)環(huán)境，顯著降低了編程難度，加速了開(kāi)發(fā)周期 (項(xiàng)目周期縮短90%以上)。

VA拖拽式開(kāi)發(fā)環(huán)境

VisualApplets的圖形用戶界面(GUl)具有數(shù)據(jù)流模型，內(nèi)置豐富的圖像處理算子(200+)，涵蓋了常用的圖像處理算法，并配備了80+實(shí)用案例及詳述，用戶可直接使用，降低了開(kāi)發(fā)門(mén)檻。零代碼充分釋放FPGA潛能。

此外VA還具備深度定制的敏捷性 - 支持用戶根據(jù)實(shí)際需求靈活調(diào)整/擴(kuò)展算法，實(shí)現(xiàn)更高效的圖像處理與分析。

Basler VisualApplets正重新定義FPGA開(kāi)發(fā)邊界 - 通過(guò)提供高效靈活的FPGA圖像處理編程方式以及自定義功能算子組合充分滿足應(yīng)用需求，為用戶提供具有差異化競(jìng)爭(zhēng)力的方案。

（來(lái)源：Basler計(jì)算機(jī)視覺(jué)）